PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2003171200 A

(43) Date of publication of application: 17.06.03

(51) Int. CI

C30B 29/38 H01L 21/205 H01L 33/00

(21) Application number: 2001368049

(22) Date of filing: 03.12.01

(71) Applicant:

CANON INC

(72) Inventor:

EZAKI MIGAKU OKUDA MASAHIRO


(54) CRYSTAL GROWTH METHOD FOR COMPOUND SEMICONDUCTOR AND COMPOUND SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for growing a crystal, by which a good quality compound semiconductor crystal thin film can be formed even when a substrate which has not been hitherto used because of its lattice mismatch or the difference in the coefficients of thermal expansion is used, and to provide a compound semiconductor device utilizing the method.

SOLUTION: In the crystal growth method for the compound semiconductor, a compound semiconductor 206 constituted of an element contained in an amorphous film 202 and an element contained in a raw material 204 supplied is grown on a first substrate 201 by preparing a second substrate by forming the amorphous film 202 containing at least one element constituting the compound semiconductor 206 on the first substrate 201, then preparing a third substrate by arranging areas 203 where the probability of nucleation of the compound semiconductor crystal is high on the amorphous film 202 on the surface of the second substrate, and supplying

the raw material 204 containing an element which is not contained in the amorphous film 202 and constituting the compound semiconductor 206 onto the third substrate.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-171200

(P2003-171200A)

(43)公開日 平成15年6月17日(2003.6.17)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
C 3 0 B	29/38		C 3 0 B	29/38	С	4G077
H01L	21/205		H01L	21/205		5 F 0 4 1
	33/00			33/00	С	5 F O 4 5

審査請求 未請求 請求項の数16 OL (全 9 頁)


(21)出願番号	特願2001-368049(P2001-368049)	(71)出願人	000001007
			キヤノン株式会社
(22)出願日	平成13年12月3日(2001.12.3)		東京都大田区下丸子3丁目30番2号
		(72)発明者	江崎 琢
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(72)発明者	奥田 昌宏
		-	東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(74)代理人	100086483
	•		弁理士 加藤 一男
			最終頁に続く

(54) 【発明の名称】 化合物半導体の結晶成長法、及び化合物半導体装置

(57)【要約】

【課題】従来は格子不整や熱膨張係数差により使用できなかった基板を用いても、良質な化合物半導体結晶薄膜を形成できる結晶成長法、及びそれを利用した化合物半導体装置である。

【解決手段】化合物半導体の結晶成長法において、第1 の基板201上に化合物半導体206を構成する元素を1つ以上含む非晶質膜202を形成して第2の基板を作成し、第2 の基板表面の非晶質膜202上に化合物半導体結晶の核発生確率の高い領域203を配置して第3の基板を作成し、非晶質膜202に含まれなくて且つ化合物半導体206を構成する元素を含む原料204を第3の基板上に供給し、非晶質膜202内に含まれる元素と該供給する原料204に含まれる元素とで構成される化合物半導体206を第1の基板201上に成長する。



2

【特許請求の範囲】

【請求項1】化合物半導体の結晶成長法であって、第1 の基板上に該化合物半導体を構成する元素を1つ以上含 む非晶質膜を形成して第2の基板を作成する工程と、該 第2の基板表面の該非晶質膜上に該化合物半導体結晶の 核発生確率の高い領域を配置して第3の基板を作成する 工程と、該非晶質膜に含まれなくて且つ該化合物半導体 を構成する元素を含む原料を該第3の基板上に供給し、 該非晶質膜内に含まれる元素と該供給する原料に含まれ る元素とで構成される該化合物半導体を第1の基板上に 成長する工程とを有することを特徴とする化合物半導体 の結晶成長法。

【請求項2】窒化アルミニウム(AIN)の結晶成長法であって、第1の基板上に、厚さ100m以下の窒化シリコン非晶質膜を形成して第2の基板を作成する工程と、該第2の基板表面の該窒化シリコン非晶質膜上にAIN結晶の核発生確率の高い領域を配置して第3の基板を作成する工程と、該第3の基板上にAIを含む原料を供給してAINを第1の基板上に成長させる工程とを有することを特徴とするAINの結晶成長法。

【請求項3】請求項2に記載のAINの結晶成長法において、前記第1の基板がシリコン基板であることを特徴とするAINの結晶成長法。

【請求項4】請求項3に記載のAINの結晶成長法において、前記窒化シリコン非晶質膜を形成する工程が、1×1 0⁻³ [Torr]以下の真空チャンバー内で活性窒素を照射する工程であることを特徴とするAINの結晶成長法。

【請求項5】請求項3に記載のAINの結晶成長法において、前記窒化シリコン非晶質膜を形成する工程が、アンモニア(NH3)雰囲気下でシリコン基板を加熱する工程であることを特徴とするAINの結晶成長法。

【請求項6】請求項3に記載のAINの結晶成長法において、前記窒化シリコン非晶質膜を形成する工程が、加熱した基板上に窒素を含む有機原料を供給する工程であることを特徴とするAINの結晶成長法。

【請求項7】請求項2に記載のAINの結晶成法において、前記第1の基板が、シリコンカーバイド(SiC)基板、またはサファイア (AI2O3)基板であることを特徴とするAINの結晶成長法。

【請求項8】請求項2に記載のAINの結晶成長法において、前記第1の基板が、ガラス、または表面をSiO2膜で で、前記第1の基板が、ガラス、または表面をSiO2膜で であることを特徴とするAINの結 晶成長法。

【請求項9】請求項2から請求項8のいずれか一つに記載のAINの結晶成長法において、前記窒化シリコン非晶質膜上にAIN結晶の核発生確率の高い領域を配置して第3の基板を作成する工程が、該窒化シリコン非晶質膜上にFIBによりAIを堆積し、さらに700℃以上で熱処理を行う工程であることを特徴とするAINの結晶成長法。

【請求項10】請求項2から請求項8のいずれか一つに 50

記載のAINの結晶成長法において、前記窒化シリコン非 晶質膜上にAIN結晶の核発生確率の高い領域を配置して 第3の基板を作成する工程が、該窒化シリコン非晶質膜 上に金属を蒸着し、さらに熱処理を行う工程であること を特徴とするAINの結晶成長法。

【請求項11】請求項2から請求項8のいずれか一つに記載のAINの結晶成長法において、前記窒化シリコン非晶質膜上にAIN結晶の核発生確率の高い領域を配置して第3の基板を作成する工程が、該窒化シリコン非晶質膜に周期的なパターンを作成する工程であることを特徴とするAINの結晶成長法。

【請求項12】請求項2から請求項11のいずれか一つに記載のAINの結晶成長法において、前記第4の基板上にAIを含む原料を供給してAINを第1の基板上に成長させる工程が、1×10-3 [Torr]以下の真空チャンバー内で、700℃以上に加熱した第4の基板上にAIビームを照射する工程であることを特徴とするAINの結晶成長法。

【請求項13】請求項2から請求項11のいずれか一つに記載のAINの結晶成長法において、前記第4の基板上に 20 AIを含む原料を供給してAINを第1の基板上に成長させる 工程が、700℃以上に加熱した第4の基板上に、AIを含む 有機金属原料を供給する工程であることを特徴とするAI Nの結晶成長法。

【請求項14】第1の基板上に積層された複数の窒化物 半導体エピタキシャル成長層からなる化合物半導体装置 であり、該第1の基板の直上に、請求項2から請求項1 3のいずれか一つに記載の結晶成長法によって成長され た厚さ100m以下のAIN層を備えていることを特徴とする 化合物半導体装置。

30 【請求項15】ガラス基板上に複数の窒化物半導体を積層して成る化合物半導体装置であり、該ガラス基板の直上に、請求項8に記載の結晶成長法によって、100μm径以下の大きさの結晶で構成される厚さ50mm以下のAIN膜が、100mm以下の厚さで積層されていることを特徴とする化合物半導体装置。

【請求項16】請求項15に記載の化合物半導体装置に おいて、前記ガラス基板直上のAIN膜を構成するAIN結晶 の上部に発光デバイスが作成されていることを特徴とす る化合物半導体装置。

40 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、化合物半導体結晶 薄膜の形成法に関し、特に使用できる基板と結晶との格 子不整や熱膨張係数差が大きいため良質な結晶が得られ なかった化合物半導体結晶薄膜の形成法、及びそれを利 用して作製される化合物半導体装置に関する。本発明 は、例えば、紫外から赤外に至る領域の半導体発光素子 等に利用される化合物半導体結晶薄膜の形成に適用され る。

50 [0002]

30

【従来の技術】従来、半導体電子素子や発光、受光素子 等に用いられる化合物半導体単結晶薄膜は、単結晶基板 上にエピタキシャル成長させることで形成されてきた。 高性能な化合物半導体素子を実現するためには、高品質 な単結晶薄膜を形成することは重要な技術であり、これ まで、さまざまな結晶成長技術が開発されてきた。例え ば、MBE(Molecular Beam Epitaxy)法や、MOCVD(Metal-O rganic Chemical VaporDeposition)法等が挙げられる。 これらの成長技術の発展により、GaAsを基板として、Ga As、AIAs及びその混晶からなる高速電子素子や発光ダイ オード、半導体レーザーが実用化され、InPを基板とし て、InGaAsP4元結晶からなる半導体レーザー等が実用 化されている。

【0003】しかしながら、成長技術は進展しているに もかかわらず、まだ残されている問題点も多い。その代 表的な一つが、結晶成長をさせる基板の問題である。化 合物半導体の結晶成長では、単結晶基板そのものの品質 や、基板と成長する結晶との格子不整と熱膨張係数の差 違が問題となる。すなわち、用いる基板に欠陥等が存在 すると、成長する化合物半導体結晶にも基板の欠陥を受 けついだ欠陥が導入されたり、成長する化合物半導体結 晶の格子定数と熱膨張係数が、基板のそれらと違いがあ ると、結晶の成長中や成長後に応力がかかり、成長層に 欠陥が導入されてしまう。そのため、良質な結晶を得る ためには、良質な単結晶基板を用い、なおかつ、基板と 格子整合が取れる結晶を成長するか、あるいは、格子不 整がある場合は、欠陥導入には至らない膜厚に精密に制 御して成長するなどの手法が取られる。

【0004】このように、化合物半導体結晶薄膜形成に おいては、良質な基板が必要不可欠であって、また、成 長する化合物半導体はその基板により制限を受けてしま う。更に、コストの点からみても、化合物半導体結晶成 長の基板として主に用いられる、GaAsやInP等は、例え ば、多くの電子デバイスに応用されているSi基板に比べ ると、非常に高価であり問題がある。

【0005】近年、青~紫外発光素子用として、サファ イア基板に形成した窒化物半導体が用いられていて、格 子不整が大きい材料を用いて発光素子等を作製すること も行われている。しかしながら、依然としてこれらの半 導体層には格子不整による欠陥が多く存在し、発光効率 40 の向上等、より高性能な素子の実現を目指すためには、 より高品質の結晶薄膜を形成する技術が必要とされる。 最近では横方向成長を利用して結晶薄膜に欠陥の無い部 分を作る方法なども検討されているが、この方法では基 板全面が利用できないという欠点がある。さらには、現 在主に用いられているサファイア基板は、Si基板に比べ れば非常に高価であり、この点も問題を残している。

[0006]

【発明が解決しようとする課題】本発明の目的は、従来 は格子不整や熱膨張係数差によって使用できなかった基 50 工程は、該窒化シリコン非晶質膜上にFIBによりAIを堆

板を用いても、良質な化合物半導体結晶薄膜を形成でき るような結晶成長法、及びそれを利用して作製される化 合物半導体装置を提供することである。特に、これま で、格子不整により良質な物が得られなかったAIN等の 窒化物半導体の良質な薄膜を形成することを目的とす る。さらには、安価なSi基板を用いても良質な単結晶窒 化物半導体薄膜を形成することを目的とする。さらに は、より安価で、大面積発光デバイスに応用の可能性の あるガラス基板へ良質な窒化物半導体薄膜を形成するこ とを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成する本発 明の化合物半導体の結晶成長法は、一般的には、第1の 基板上に該化合物半導体を構成する元素を1つ以上含む 非晶質膜を形成して第2の基板を作成する工程と、該第2 の基板表面の該非晶質膜上に該化合物半導体結晶の核発 生確率の高い領域を配置して第3の基板を作成する工程 と、該非晶質膜に含まれなくて且つ該化合物半導体を構 成する元素を含む原料を該第3の基板上に供給し、該非 晶質膜内に含まれる元素と該供給する原料に含まれる元 素とで構成される該化合物半導体を第1の基板上に成長 する工程とを有することを特徴とする。そして、典型例 で言えば、窒化アルミニウム(AIN)の結晶成長法であっ て、第1の基板上に、厚さ100nm以下の窒化シリコン非晶 質膜を形成して第2の基板を作成する工程と、該第2の基 板表面の該窒化シリコン非晶質膜上にAIN結晶の核発生 確率の高い領域を配置して第3の基板を作成する工程 と、該第3の基板上にAIを含む原料を供給してAINを第1 の基板上に成長させる工程とを有することを特徴とす

【0008】上記AINの結晶成長法においては、以下の 様なより具体的な態様が可能である。前記第1の基板は シリコン単結晶基板などのシリコン基板であり得る。こ の場合、前記室化シリコン非晶質膜を形成する工程が、 1×10-3[Torr]以下の真空チャンバー内で活性窒素を照 射する工程であり得る。通常のチャンバーでは、活性窒 素源から基板までの距離が100mm程度以上になることか ら、活性窒素源からの窒素ビームが散乱されずに基板に 到達できる為に、圧力を1×10-3[Torr]以下に設定する 必要がある。また、前記室化シリコン非晶質膜を形成す る工程が、アンモニア(NH3)雰囲気下でシリコン基板を 加熱する工程や、加熱した基板上に窒素を含む有機原料 を供給する工程でもあり得る。

【0009】また、前記第1の基板は、シリコンカーバ イド(SiC)基板、またはサファイア (Al2O3)基板であり 得る。更には、前記第1の基板が、ガラス、または表面 をSiOz膜で覆われたシリコン基板でもあり得る。

【0010】前記窒化シリコン非晶質膜上にAIN結晶の 核発生確率の高い領域を配置して第3の基板を作成する

20

30

5

積し、さらに700℃以上で熱処理を行う工程であり得 る。AIN結晶の核発生確率の高い領域を配置する工程 は、この例以外にも色々な方法がある。例えば、窒化シ リコン膜上にAu、Ag、Cu、Pt、Pd等の金属を数原子層だ け蒸着し、さらに加熱処理して凝集させ、微小な金属の 塊を窒化シリコン上に配置する方法がある。この微小な 金属塊は、加熱処理時の加熱温度と加熱時間を制御する ことで、或る一定の間隔で配置することが出来る。この ように、微小な金属の塊を一定間隔、例えば2µmで配置 した窒化シリコン膜上にAI原料を供給し、加熱すると、 窒化シリコン膜上をマイグレーションするAI原料は金属 の塊の部分でのマイグレーション速度が落ち、AIN結晶 化しやすくなる。つまり、微小な金属の塊が配置された 部分が核形成確率が高い部分となる。その他の方法で は、窒化シリコン膜をパターニングして、凹部を作成す ることでも、AIN核の発生確率を高くする部分を配置す ることが出来る。金属と接触したときの界面エネルギー が、基板と金属の界面エネルギーよりも小さな物質を選 択にパターニングして、核発生確率の高い領域を作製す

【0011】また、前記第4の基板上にAIを含む原料を供給してAINを第1の基板上に成長させる工程は、1×10-3[Torr]以下の真空チャンバー内で、700℃以上に加熱した第4の基板上にAIビームを照射する工程であり得る。この圧力条件は、分子ビームが散乱されずに基板に到達する条件で決定される。この温度条件は、基板に到達したAIが基板表面上で十分マイグレーションして、均一なAINが形成される為の条件である。AIを含む原料を供給してAINを第1の基板上に成長させる工程は、700℃以上に加熱した第4の基板上に、AIを含む有機金属原料を供給する工程でもあり得る。

【0012】更に、上記目的を達成する本発明の化合物 半導体装置は、第1の基板上に積層された複数の窒化物 半導体エピタキシャル成長層からなる化合物半導体装置 であり、該第1の基板の直上に、上記の結晶成長法によって成長された厚さ100m以下のAIN層を備えていること を特徴とする。

【0013】更には、上記目的を達成する本発明の化合物半導体装置は、ガラス基板上に複数の窒化物半導体を積層して成る化合物半導体装置であり、該ガラス基板の直上に、上記の結晶成長法によって、100μm径以下の大きさの結晶で構成される厚さ50m以下のAIN膜が、100m以下の厚さで積層されていることを特徴とする。この場合、後記の第5の実施例で説明する様に、前記ガラス基板直上のAIN膜を構成するAIN結晶の上部に発光デバイスを作成し得る。

[0014]

【作用】上記した本発明は、以下のような作用・原理で 化合物半導体結晶薄膜の形成を行う。単結晶Si基板上に AIN結晶を形成する典型的な場合を例として記す。な お、SiとAINは格子不整が約19%存在し、Si上に高品質なAIN薄膜を形成するのは困難とされてきた。

【0015】まず、単結晶Si基板に、形成する化合物半導体AINの構成元素を含む非晶質膜である窒化シリコン膜を100m以下の厚さで形成する。次いで、その窒化シリコン膜上に、AIN結晶の核発生確率が大きく、且つ1μm程度以下の微少な領域を10μm以下の間隔で配置する。例えば、FIBにより、AIを100mm²程度の領域で、2μm間隔で、窒化シリコン上に堆積し、700℃程度以上の温度で熱処理する。700℃程度以上の温度で、窒化シリコン上にAIを供給すると、AINが生成されることは一般に知られている(App1ied Physics Letters 75、484(1999)参照)。そのため、AIを窒化シリコン膜上に堆積し、かつ熱処理することで、窒化シリコン膜上に堆積し、かつ熱処理することで、窒化シリコン膜上には積し、かつ熱処理することで、窒化シリコン膜上にAINの微小な領域を配置できる。

【0016】次いで、基板温度を700℃以上にして、AI を基板上に供給し、AINの結晶成長を行う。基板上に到 達したAIは基板上でマイグレーションし、基板に2µm間 隔で配置されたAINの部分でAIN結晶の核が発生する。つ まり、AIを堆積、加熱してAINを生成させた上記部分が 核発生確率の高い部分となるわけである。さらに、結晶 成長においては、Si基板上に形成した窒化シリコン膜は 非常に薄いうえ(上記の如く100nm以下であり、ここで 述べる成長過程が進むように、この様な厚さが要求され る)、AINの形成が始まると窒化シリコンは分解されて いき、その部分はさらに薄くなる。そのため、形成され るAIN結晶は、下地の単結晶Siの結晶方位に従って、特 定の結晶方位をもって成長が進む。さらには、AIN結晶 の成長は、一方の原料であるNはSi基板上に堆積された 窒化シリコン、つまりAIN結晶の横方向から供給される ため、AIN結晶は最初の核が発生した箇所を中心にSi基 板表面に対して平行な方向に進む。この様な結晶成長 が、隣りのAIN部から発生した核から成長した結晶と衝 突するまで続き、やがてAIN結晶で基板全面が覆われ る。

【0017】以上の様に横方向成長により化合物半導体を成長させるため、下地のSi基板との格子不整による応力を受け難く、直接、格子不整の大きい基板に結晶成長させた結晶よりも、欠陥の少ない結晶が得られる。以上の工程で得られた100m以下の薄いAIN膜をバッファ層として、その上にGaNを堆積すると、非常に高品質な膜が得られる。

【0018】以上の作用・原理は、上記の例以外でも本質的に同じである。例えば、基板には、Siだけではなく、単結晶半導体基板ならばどの様なものでも用いることが出来る。さらには、ガラスなどの非晶質基板を用いても、全面単結晶ではないが、大きなグレインで構成される良質な多結晶膜を形成できる。数値的に言えば、ガラス基板の直上に、上記の結晶成長法によって、100μm 50 径以下の大きさの結晶で構成される厚さ50m以下のAIN

30

40

膜 (グレイン) が、100nm以下の厚さで積層されて良質 な多結晶膜を形成できる。上記作用・原理が成り立つ範 囲を更に一般的に言えば、第1の基板上に化合物半導体 を構成する元素を1つ以上含む非晶質膜を形成して第2の 基板を作成する工程と、第2の基板表面の非晶質膜上に 化合物半導体結晶の核発生確率の高い領域を配置して第 3の基板を作成する工程と、非晶質膜に含まれなくて且 つ化合物半導体を構成する元素を含む原料を第3の基板 上に供給し、非晶質膜内に含まれる元素と該供給する原 料に含まれる元素とで構成される化合物半導体を第1の 基板上に成長する工程とを有する化合物半導体の結晶成 長法であるということになる。

[0019]

【発明の実施の形態】以下に、具体的な実施例でもって 本発明の実施の形態を図面に沿って説明する。

(第1の実施例) 本発明の第1の実施例を図2を用いて説 明する。先ず、2インチのSi(111)基板201を、アセト ン、アルコールで洗浄後、5%HF溶液で10秒、40%NH₄F溶 液で4分処理した。こうして、基板201の表面の酸化膜を 除去し、及びそのSiのダングリングボンドを水素によ って終端してH終端し、この基板201をMBE装置にセツト した(図2(a))。

【0020】この後、準備室で400℃、2時間の熱処理を 行い、その後成長室に搬入した。成長前に、Si基板を1 ×10⁻⁹ [Torr]以下で900℃で20分間熱処理した。その 後、基板温度を800℃に降下させ、RHEEDによって、清浄 な原子面である(7x7)のパターンを確認した。

【0021】その後、RF(Radio Frequency)プラズマセ ルを用いて活性窒素ラジカルを生成し、セルのシャッタ は閉じたままで、5分間放置した。プラズマセルに流す 窒素の流量は1.5sccm、RFパワーは300ワットとした。こ の工程で窒化シリコン202を50nm堆積できた(図2(b))。

【0022】RFブラスマセルで活性窒素を生成した場 合、セルのシャッタを閉じていても、微量の活性窒素が 基板201に到達し、基板201と反応して窒化シリコン202 を生成する。窒化シリコンが形成されていることはRHEE Dパターンにより確認した。

【0023】その後、窒化シリコン膜202が堆積した基 板201をFIB装置にセットし、AIを100nm角の広さで、2μ mの間隔で、窒化シリコン202を完全には貫通しないよう にして堆積した。

【0024】その後、基板201を再びMBE装置にセット し、準備室で400℃、3時間の熱処理の後、成長室に搬入 した。

【0025】その後、1×10⁻⁹ [Torr]以下の圧力下で、8 00℃、30分間熱処理した。この処理でFIBにより堆積し たAIが窒化シリコン膜202と反応しAIN203となり、さら に微小AIN203となった(図2(c))。

【0026】その後、5×10-7[Torr]のフラックス量に

AI204を照射した。この工程中にRHEEDパターンは窒化シ リコンのパターンから、AIN205のパターンに変化して行 くことが確認された。この工程が終了した基板をSEMで 断面および表面を観察したところ、基板は全てAIN206で 覆われていることが分かった(図2(d)~(g))。ここで、 図2(f)は図2(e)の断面図である。

【0027】さらに、この工程の前の段階までの基板を 数枚用意し、AIの照射時間を、30秒、1分で終了して取 り出して表面をSEMで観察したところ、AINの結晶が、あ らかじめFIBにより作製したAINを中心に、AIN結晶の方 位を示す6角形状で横方向に成長している様子が観察さ れた (図2(e)参照)。

【0028】この基板に、続けて、Gaクヌードセンセル からGaとRFプラズマによる活性窒素を同時に供給し、0. 5μmのGaNを成長したところ、GaNの成長初期からRHEED パターンはストリークパターンを示した。また、作製さ れた膜の欠陥密度を測ったところ、1×10-4 [1/cm²]以 下と、非常に低欠陥密度であった。これが図1に示され ている。図1において、101は基板であり、102は100nm以 20 下の厚さのAIN層であり、103は窒化物半導体からなる半 導体デバイス層である。

【0029】 (第2の実施例) 本発明の第2の実施例を図 3を用いて説明する。先ず、2インチのSi(111)基板301 を、アセトン、アルコールで洗浄後、5%HF溶液で10秒、 40%NH4F溶液で4分処理して、表面の酸化膜を除去、及び H終端し、MBE装置にセットした(図3(a)。

【0030】この後、準備室で400℃、2時間の熱処理を 行い、その後成長室に搬入した。成長前に、Si基板301 を1×10-9 [Torr]以下で900℃で20分間熱処理した。その 後、基板温度を800℃に降下させ、RHEEDによって、清浄 な原子面である(7x7)のパターンを確認した。

【0031】その後、RFプラズマセルを用いて活性窒素 ラジカルを生成し、セルのシャッタは閉じたままで、5 分間放置した。プラズマセルに流す窒素の流量は1.5s∞ m、RFパワーは300ワットとした。この工程で窒化シリコ ン302を50nm堆積できた(図3(b))。RFプラズマセルで活 性窒素を生成した場合、セルのシャッタを閉じていて も、微量の活性窒素が基板301に到達し、基板301と反応 して窒化シリコン302を生成する。窒化シリコン302が形 成されていることはRHEEDパターンにより確認した。

【0032】その後、窒化シリコン膜302が堆積した基 板301に、400℃で、同じチャンバー内で、Au303を3原子 層程度蒸着した(図3(c))。

【0033】その後、1×10⁻⁹[Torr]以下の圧力下で、6 00℃、20分間熱処理した。この処理で、蒸着したAu303 が凝集を起こし、2~3μm間隔で数100nm径の金属塊304 となった(図3(d))。

【0034】その後、基板温度を速やかに800℃に上 げ、5×10⁻⁷ [Torr]のフラックス量に設定したAIクヌー 設定したAIクヌードセンセルのシャッタを開き、10分間 50 ドセンセルのシャッタを開き、10分間AIを照射した。こ

の工程中にRHEEDパターンは窒化シリコンのパターンか ら、AIN305、306のパターンに変化して行くことが確認 された。この工程が終了した基板301の断面および表面 をSEMで観察したところ、基板は全てAIN306で覆われて いることが分かった(図3(e) \sim (g))。ここで、図3(f)は 図3(e)の断面図である。

【0035】さらに、この工程の前の段階までの基板を 数枚用意し、AIの照射時間を、30秒、1分で終了して取 り出して表面をSEMで観察したところ、AINの結晶305 が、窒化シリコン表面の金属塊304を中心にして、AIN結 晶の方位を示す6角形状で横方向に成長している様子が 観察された(図3(e)参照)。

【0036】この基板に、続けて、Gaクヌードセンセル からGaとRFプラズマによる活性窒素を同時に供給し、O. 5μmのGaNを成長したところ、GaNの成長初期からRHEED パターンはストリークパターンを示した。また、作製さ れた膜の欠陥密度を測ったところ、1×10-5[1/cm²]以下 と、非常に低欠陥密度であった。このことは第1の実施 例と同じである。

【0037】(第3の実施例)本発明の第3の実施例を図 20 いて行うこともできる。 2を用いて説明する。先ず、2インチのSi (111) 基板201 を、アセトン、アルコールで洗浄後、5%HF溶液で10秒、 40%NH4F溶液で4分処理して、表面の酸化膜を除去、及び H終端し、NH3 供給ラインを有するMBE装置にセットし

【0038】この後、準備室で400℃、2時間の熱処理を 行い、その後成長室に搬入した。成長前に、Si基板201 を1×10-8 [Torr]以下の圧力で800℃で30分間熱処理し た。その後、RHEEDによって、表面状態を観察したとこ ろ、Si(1x1)のパターンと窒化シリコンのパターンが確 認された。

【0039】NH3を導入するMBE装置では、装置内部にN H3 が残留しているため、Si基板を熱処理するだけで、S i基板表面が窒化されて、窒化シリコン膜が形成され る。同様の工程で作製した窒化シリコン膜202の膜厚は5 Onm以下であった(図2(b))。

【0040】その後、窒化シリコン膜202が堆積した基 板201をFIB装置にセットし、AIを100nm角の広さで、2μ mの間隔で、窒化シリコン202を完全には貫通しないよう にして堆積した。

【0041】その後、基板201を再びMBE装置にセット し、準備室で400℃、3時間の熱処理の後、成長室に搬入 した。

【0042】その後、1×10⁸[Torr]以下の圧力下で、8 00℃、30分間熱処理した。この処理でFIBにより堆積し たAIが窒化シリコン膜202と反応しAIN203となり、さら に微小AIN203となった(図2(c))。

【0043】その後、5×10-7[Torr]のフラックス量に 設定したAIクヌードセンセルのシャッタを開き、10分間 AI204を照射した。この工程中にRHEEDパターンは窒化シ 50 り出して表面をSEMで観察したところ、AIN205の結晶

リコンのパターンから、AIN205、206のパターンに変化 して行くことが確認された。この工程が終了した基板を SEMで断面および表面を観察したところ、基板は全てAIN 206で覆われていることが分かった(図2(d)~(g))。

10

【0044】さらに、この工程の前の段階までの基板を 数枚用意し、AIの照射時間を30秒、1分で終了して取り 出して表面をSEMで観察したところ、AINの結晶が、あら かじめFIBにより作製したAINを中心に、AIN結晶の方位 を示す6角形状で横方向に成長している様子が観察され 10 た(図2(e)参照)。

【0045】この基板に、続けて、NH3をフラックス量 1×10⁻⁵ [Torr]で、Gaをフラックス量5×10⁻⁶ [Torr]で、 同時に供給し、0.5μmのGaNを成長したところ、GaNの成 長初期からRHEEDパターンはストリークパターンを示し た。また、作製された膜の欠陥密度を測ったところ1×1 0-5[1/cm²]以下と、非常に低欠陥密度であった。

【0046】第3の実施例では、AI、Ga原料はクヌード センセルから供給したが、これらを、トリメチルアルミ ニウム、トリメチルガリウムなどの、有機金属原料を用

【0047】また、第3の実施例では核発生確率の高い 領域を形成するのに、FIBを用いて行ったが、金属を堆 積して凝集させる方法や、予め基板にパターニングして 核発生確率の高い領域を形成する方法も採用できる。

【0048】 (第4の実施例) 本発明の第4の実施例を図 2を用いて説明する。先ず、2インチのサファイア(0001) 基板201を、H3SO4:HPO4=3:1の溶液で洗浄後、プラズマC VD装置で、SiH4、NH3ガスを原料として窒化シリコン膜2 02を50nm堆積した。

【0049】その後、窒化シリコン膜202が堆積した基 板201をFIB装置にセットし、AIを100nm角の広さで、 2μ mの間隔で、窒化シリコン202を完全には貫通しないよう にして堆積した。その後、基板201をMBE装置にセット し、準備室で400℃、3時間の熱処理の後、成長室に搬入 した。

【0050】その後、1×10⁻⁹ [Torr]以下の圧力下で、8 00℃、30分間熱処理した。この処理でFIBにより堆積し たAIが窒化シリコン膜と反応しAIN203となり、さらに微 小AIN203となった(図2(c))。

【0051】その後、5×10⁻⁷[Torr]のフラックス量に 設定したAIクヌードセンセルのシャツタを開き、10分間 AI204を照射した。この工程中にRHEEDパターンは窒化シ リコンのパターンから、AIN205、206のパターンに変化 して行くことが確認された。この工程が終了した基板20 1をSEMで断面および表面を観察したところ、基板201は 全てAIN206で覆われていることが分かった(図2(d)~ (g))。

【0052】さらに、この工程の前の段階までの基板を 数枚用意し、AIの照射時間を、30秒、1分で終了して取

30

40

が、あらかじめFIBにより作製したAIN203を中心に、AIN 結晶の方位を示す6角形状で横方向に成長している様子が観察された(図2(e)参照)。

【0053】この基板に、続けて、GaクヌードセンセルからGaとRFプラズマによる活性窒素を同時に供給し、0. 5μ mのGaNを成長したところ、GaNの成長初期からRHEEDパターンはストリークパターンを示した。また、作製された膜の欠陥密度を測ったところ、 1×10^{-5} [1/cm²]以下と、非常に低欠陥密度であった。

【0054】第4の実施例では、核発生確率の高い領域を形成するのに、FIBを用いて行ったが、金属を堆積して凝集させる方法や、予め基板にパターニングして核発生確率の高い領域を形成する方法も採用できる。

【0055】 (第5の実施例) 本発明の第5の実施例を図2を用いて説明する。先ず、2インチのガラス基板201を、アセトン、アルコールで洗浄後、プラズマCVD装置にセツトした(図2(a))。

【0056】その後、SiH₄とNH₃を原料として、窒化シリコン膜202を100nm堆積した。基板温度は400℃、RFパワーは180Wとした。

【0.057】その後、窒化シリコン膜202が堆積した基板201をFIB装置にセットし、AIを100nm角の広さ、 2μ mの間隔で、窒化シリコン202を完全には貫通しないようにして堆積した。

【0058】その後、基板201をMBE装置にセットし、準備室で400℃、30分の熱処理の後、成長室に搬入した。その後、 1×10^{-9} [Torr]以下の圧力下で、700℃、30分間熱処理した。この処理でFIBにより堆積したAIが窒化シリコン膜202と反応しAIN $_2$ 0 $_3$ となり、さらに微小AIN $_2$ 0 $_3$ となった(図2(c))。

【0059】その後、 5×10^{-7} [Torr]のフラックス量に設定したAIクヌードセンセルのシャッタを開き、10分間 AI204を照射した。この工程中にRHEEDパターンは窒化シリコンのパターンから、AIN205、206のパターンに変化して行くことが確認された。この工程が終了した基板201をSEMで断面および表面を観察したところ、基板201は全てAIN206に覆われていることが分かった(図2(d)~(g))。

【0060】さらに、この工程の前の段階までの基板を数枚用意し、AIの照射時間を、30秒、1分で終了して取り出して表面をSEMで観察したところ、AIN205の結晶が、あらかじめFIBにより作製したAIN203を中心に、AIN結晶の方位を示す6角形状で横方向に成長している様子が観察された(図2(e)参照)。

【0061】この基板を用いて化合物半導体装置を作製した。これを図4に沿って説明する。この基板401に、続けて、Gaクヌート・センセルからGaとRFプラズマによる活性窒素を同時に供給し、 0.5μ mのGaN403を成長したところ、AIN粒塊402に従った形でGaN粒塊403が成長し、大粒径多結晶薄膜が形成できた。

【0062】その後、Siをドーパントとしてn型GaN404を0.5μm、Inx Ga(1-x) N[0<x<1]405を50nm、Mgをドーパントとしてp型GaN406を0.5μm、順次堆積した。

【0063】その後、基板を取り出し、FIBでAIを堆積した箇所、すなわち、窒化物半導体402の粒塊の中心に当る場所に 10μ M径の陽極電極407を形成した。さらに、陽極電極407間の中心において幅 5μ mでn型GaN 層404 までエッチングし、 2μ m幅の陰極電極408を形成した。以上の工程で、ガラス基板401側から光を取り出すことのできる 20μ mピッチのLED 2 次元アレイを作成できた(図4 (a)、(b))。

【0064】第5の実施例では、核発生確率の高い領域を作製するのに、FIBを用いて行ったが、予めガラス基板に微細パターンを施した上で窒化シリコン膜を作製したり、金属の凝集を利用して微細な金属塊を配置したりすることでも、核発生確率を高めた領域を窒化シリコン上に配置することもできる。

【0065】また、第5の実施例では、ガラス基板を用いたが、例えばSi基板を熱酸化して表面を酸化シリコンで覆った基板を用いても、同様の工程で多結晶薄膜、および発光素子を実現できる。さらに、本実施例の工程での熱処理、つまり700℃程度の温度に耐えられる基板であれば、この例以外のものでも使用できる。

[0066]

【発明の効果】以上のように、本発明によれば、基板との格子不整が大きい化合物半導体薄膜を低欠陥で成長することができた。とくに、Si基板に窒化シリコンを堆積し、窒化シリコン上にAIN結晶の核発生確率の高い鎮域を配置し、さらにAI原料を供給することで、安価なSi基 板上に低欠陥密度のAIN膜を形成することができた。さらに、このAIN層上に低欠陥密度の良質な窒化物半導体を形成することができた。また、安価な基板上に、粒径が大きく、かつ粒塊が制御されて配置された化合物半導体多結晶薄膜を形成できた。さらに、ガラス基板上にAIN多結晶薄膜を形成できた。さらに、ガラス基板上にAIN多結晶薄膜を形成し、それをバッファ層として窒化物半導体による発光素子を形成できた。

【図面の簡単な説明】

【図1】図1は本発明による化合物半導体装置の構成図で ある。

40 【図2】図2は本発明に係わる化合物半導体薄膜の形成法の実施例を示す図であり、図2(a)は基板である単結晶シリコン、単結晶サファイア、ガラス、もしくは酸化シリコン膜が表面を覆ったシリコン等を示し、図2(b)は基板に非晶質窒化シリコンを堆積する工程を示し、図2(c)は(b)で堆積した非晶質窒化シリコンに、化合物半導体結晶の核発生確率が高い領域を配置する工程を示し、図2(d)は(c)の工程で作成した基板にAI原料を供給してAIN結晶の成長を開始することを示し、図2(e)は(c)の工程で作成したAIN部分から核発生が起こり、基板に対して平行な方向にAIN単結晶が成長することを示し、図2(f)


は(e)の断面図であり、図2(g)はAINの成長が進み基板全面を覆ったことを示す。

【図3】図3は本発明に係わる化合物半導体薄膜の形成法の他の実施例を示す図であり、図3(a)は基板である単結晶シリコン、単結晶サファイア、ガラス、もしくは酸化シリコン膜が表面を覆ったシリコン等を示し、図3(b)は基板に非晶質窒化シリコンを堆積する工程を示し、図3(c)は(b)で堆積した非晶質窒化シリコンに金属Auを数原子層堆積する工程を示し、図3(d)は(c)の工程で作成した基板を熱処理して金属を凝集させることで、核発生確率の高い領域を配置する工程を示し、図3(e)は(c)の工程で作成した金属塊部分から核発生が起こり、基板に対して平行な方向にAIN単結晶が成長することを示し、図3(f)は(e)の断面図であり、図3(g)はAINの成長が進み基板全面を覆ったことを示す。

【図4】図4(a)は本発明の第5の実施例における化合物半導体装置の断面構成図、図4(b)は本発明の第5の実施例における化合物半導体装置の上面図である。

【符号の説明】

【図1】



14

102、402 100nm以下の厚さのAIN層

103 窒化物半導体からなる半導体デバイス層

202、302 窒化シリコン非晶質膜

203 微小AIN

204 AI

205、305 AIN単結晶塊

0 206、306 AIN単結晶層、もしくはAIN多結晶層

303 Au堆積層

304 凝縮したAu塊

403 GaN層

404 n型GaN層


405 InGaN層


406 p型GaN層

407 陽極電極

408 陰極電極

[図2]





フロントページの続き

F ターム(参考) 4G077 AA03 BE13 DA05 EA05 ED06 EE02 EE05 EE07 EF03 HA02 SC01 SC08 5F041 AA39 AA40 CA34 CA40 CA64 5F045 AA08 AA16 AB33 AC01 AC12 AC15 AF03 AF09 HA04 HA06 HA24